(54) SEMICONDUCTOR DEVICE, DEVICE THEREFOR

MATION OF INSULATING FILM AND

(11) 3-215941 (A)

(22) 22.1.1990


(43) 20.9.1991 (19) JP

(21) Appl. No. 2-10616 (71) HITACHI LTD (72) MIKIO HONGO(3)

(51) Int. Cl⁵. H01L21/31,H01L21/312,H01L21/316

PURPOSE: To contrive to realize reliably the reliability of a repaired chip by a method wherein a liquid insulating film material is adhered on part, which includes at least a repair part, of the surface of the chip, a solvent is removed and an insulating film obtainable by solidifying the material is formed on the

CONSTITUTION: An insulating film 26 obtainable by making an insulating film material adhere on a region, where includes the upper parts of at least a cut place and a repair wiring and from where the upper parts of pads 23 or bumps for connection use are excluded, of the surface of a chip 1 by an ink jet is formed on the chip 1, on which the cut place and the connecting wiring 22 for repair are formed. Accordingly, as the wiring is not exposed at a part, where the wiring 22 for repairing of the chip 1 is cut, a short-circuit due to infiltration of water content, an electro-migration and the like is not generated. Moreover, as the repair wiring 22 is not exposed, the wiring is never disconnected by a mechanical force at the time of assembly, a heating, corrosion due to infiltration of water content and the like. Thereby, the realization of the reliability of a repaired chip is reliably achieved.



21 and 21': opening part, 22': connecting wiring

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 3-215942 (A)

(43) 20.9.1991 (19) JP '-


(21) Appl. No. 2-11410 (22) 19.1.1990

(71) MATSUSHITA ELECTRON CORP (72) FUMIHIKO NORO

(51) Int. Cl⁵. H01L21/3205,H01L23/48,H01L27/04

PURPOSE: To contrive the facilitation of control of the resistance value of a polycrystalline silicon film wiring by a method wherein the polycrystalline silicon film wiring is formed into a constitution having a second mask-alignment pattern and a mask pattern for dissimilar resistance value formation use is mask-aligned on the basis of the second mask-alignment pattern.

CONSTITUTION: An insulating film 3, such as a silicon oxide film or the like, and a polycrystalline silicon film 4 are formed on a semiconductor substrate 1, such as a silicon substrate or the like, having a first mask-alignment pattern 22. Then, a mask pattern 5 for polycrystalline silicon film wiring formation use having a pattern 5a for second mask-alignment pattern formation use consisting of a photoresist or the like is formed. Then, the pattern 5 is selectively removed by dry etching or the like to form a polycrystalline silicon film wiring provided with a built-in second maskalignment pattern 6. Then, a mask pattern 7 for dissimilar resistance value formation use consisting of a photoresist or the like is formed on the polycrystalline silicon film wiring on the basis of the pattern 6, an impurity for dissimilar resistance value formation use is introduced and a polycrystalline silicon film wiring 8 having a dissimilar resistance value is formed. Thereby, the facilitation of control of the resistance value of the polycrystalline silicon film wiring is achieved.



(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 3-215943 (A)

(43) 20.9.1991 (19) JP


(21) Appl. No. 2-11557 (22) 19.1.1990

(71) MITSUBISHI ELECTRIC CORP (72) KIICHI NISHIKAWA

(51) Int. Cl5. H01L21/322,H01L21/76

PURPOSE: To make it possible to obtain trench isolation grooves having good interelement isolation characteristics by a method wherein intrinsic gettering layers are formed on places, where are situated sufficiently deeper than the lower parts of trench grooves, in a semiconductor substrate.

CONSTITUTION: A second conductivity type buried layer 2 is provided in a first conductivity type semiconductor substrate 1 and a second conductivity type epitaxially grown layer 3 is formed thereon. After trench grooves 4 to reach the substrate 1 are formed by etching, an impurity, such as phosphorus or the like, is ion-implanted in parts, which correspond to the bottoms of the grooves 4, in the substrate for forming intrinsic gettering layers. At that time, even after all heat treatments in the latter process are performed, the impurity is ion-implanted at a high energy so that the intrinsic gettering layers 7 are formed on places sufficiently deeper than the interfaces between the bottoms of the grooves 4 and the substrate. Then, first conductivity type buried layers 5 which are used as isolation channel cut layers are formed and moreover, an embedding material is buried in the grooves 4. Thereby, trench isolation grooves having good interelement isolation characteristics are obtained.



19日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平3-215941

⑩Int. Cl. ⁵ 識別記号 庁内整理番号 @公閣 平成 3 年(1991) 9 月20日 H 01 L 21/31 Z 6940−5 F 21/316 B 6940−5 F 21/316 G 6940−5 F 審査請求 未請求 請求項の数 9 (全 10 頁)

公発明の名称 半導体装置並びに絶縁膜形成方法及びその装置

②特 願 平2-10616

20出 願 平 2(1990) 1 月22日

饱発 明 者 本 郷 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内 個祭 明 者 水 越 克 £Β 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所生産技術研究所内 個発 昍 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 者 上 村 隆 所生産技術研究所内 秀 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 冗発 阳 老 佐 平 造 所生産技術研究所内 の出 題 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 個代 理 人 弁理士 小川 勝男 外1名

明 柳 4

1. 発明の名称

半導体装置並びに絶験膜形成方法及びその装置

- 2. 特許請求の範囲
 - 1. 不要配線の切断,接続配線の付加形成による 補修を行った半導体装置であって、少なくとも 上記補修部分を含む表面に液状の絶縁膜材料を 付着せしめて溶媒を除去して固化させた絶縁膜 を形成したことを特徴とする半導体装置。
 - 2. 不要配線の切断,接続配線の付加形成による 補修を行った半導体装置に対して、少なくとも 上記補修部分を含む表面に、被状の絶縁膜材料 を付着せしめ、溶媒を除去して固化させること を特徴とする絶縁膜形成方法。
 - 3. インクジェットノズルから吐出させて上記枚 状の絶縁膜材料を付着せしめる請求項2記載の ことを特徴とする絶縁膜形成方法。
 - 4. 上記被状の絶縁膜材料がスピン・オン・ガラスを主成分とすることを特徴とする請求項2記載の絶縁膜形成方法。

. 1 .

- 5. 上記被状の絶縁膜材料ポリイミドを主成分と することを特徴とする請求項2記較の絶縁膜形 成方法。
- 6. レーザ照射によって上記熔媒を除去して固化 させることを特徴とする請求項2記載の結練膜 形成方法。
- 7. 複数の純緑層と複数の配線層を有する電子回路基板の純緑層の一部が欠落した欠陥に対して、上記欠陥部のみに放状の純緑膜材料を付着せしめ、溶媒を除去して固化させることを特徴とする純緑膜形成方法。
- 8. 対象となる基板を載置するステージと、基板 表面を観察する観察光学系と、被状の絶縁膜材料を吐出する手段と、ステージの駆動および絶 縁膜材料の吐出を制御する制御装置とを備えた ことを特徴とする絶縁膜形成装置。
- 9. 上記制御袋屋は、上記観察光学系によって観察する視野内に絶縁膜材料を吐出制御し、絶縁 膜材料の付着と表面の観察が同時に行える様に 構成されたことを特徴とする請求項8記載の絶

. 2

綠 膜形成数置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体装置の扱面に絶縁膜を形成する方法およびその装置ならびに譲絶縁膜形成方法および装置によって絶縁膜を構成された半導体装置に係り、とくに試作した半導体装置に部分的に存在する不良の箇所や原因の特定あるいは不良の組像に野適な絶縁膜形成方法およびその装置ならびに半導体装置に関する。

〔従来の技術〕

半導体装置の高性能化、高速化をめざして、半 導体装置の微細化、高線積化が行われている。。これにともない、半導体装置の開発が配かしくかから、 可発期間の長期化を招いている。かかない。 が祝は、LSI設計にもカットアンドトライなので でおき、従来の設計で十分に動作しないチップ上 なかる。 なから、従来の設計で十分に動作しないチップ上 なかるのでは、 の不良部分を特定し、 当該部分に存在する。 の不良部分を特定し、 のであるにない、 のである。 ので。 のである。 のでる。 のである。 のである。 のでる。 ので。 のでる。 のでな。 のでる。 のでる。 のでる。 のでる。 のでる。 のでる。 のでる。 のでる。 の

· 3 ·

用いてSiO.で被覆されたSi基板上にMo配線を 形成する方式が紹介されている。

また従来技術としては特開昭62-229956号公報、 特開昭62-229957号公報、1888年秋季応物学会予 額集1988.10.p534が知られている。

(発明が解決しようとする課題)

上記第1の従来技術、あるいは第1の従来技術と第2の従来技術の組合せにより、不要配線の切断と付加配線の形成が可能で、これにより設計不良やプロセス不良のため動作しないLSIチップを相修して、完全に動作するLSIを得ることができる。しかし、この様にして得られたLSIチップでは十分な信頼性が得られないという課題を有するものであった。

また、第3~第5の従来技術はレーザCVDにより絶縁膜を形成する方法が開示されているが、デポ速度が遅い、プロセスが複雑等の課題があった。本発明の目的はより簡便に絶縁膜を形成する方法を提供するものである。即ち本発明の目的は、半準体験限上の任意配線を切断したり、接続を行

配線を補修して、暫定的に完全な助作が得られる 半導体装置を製造すれば、それに引き続く特性評価や、設計変更が迅速に行え、そのまま技術サン プルとしてユーザに出荷することも可能となる。

一方従来技術としては、たとえばセミコンダクタワールド(Semiconductor World)1887年9月号第27頁乃至第32頁に記載されているように、FIB(銀光イオンビーム)でLSIチップ表面のパシベーションおよび層間絶縁膜に穴あけを行い、配線を露出させたのち、CVDガスを導入して同じくFIBにより金属配線を形成する方法が紹介されている。

またエクステンデド・アブストラクツ・オブ・ザ・セブンティーンス・コンファレンス・オン・ソリッドステイト・デバイセズ・アンド・マテリアルズ・トウキョウ(1885年)第193頁乃至第196頁(Extended Abstrects of the 17th Conference on Solid State Devices and Materials, Tokyo, 1985 pp193~196)などに記載されているように、レーザCVD技術を

. 4 .

い完全な動作が得られる様に補修した半導体装置 の出荷を可能とする高信製度な絶縁膜形成方法及 びその装置並びに半導体装置を提供することにあ る.

(課題を解決するための手段)

上記目的は、補係のための切断箇所および配線を形成したチップ上に、少なくとも切断箇所および補修配線上を含み、かつ接続用の電極(パッドあるいはパンプ)上を除いた領域にインクジェットにより絶縁膜材料を付着させ絶縁膜を形成することにより、遠成される。

即ち上記目的は、補修部分を保護膜で覆うことにより、補修チップの信頼性を得ることにある。 (作用)

切断、あるいは配線形成による補係の終わった LSIをノズル先端に対向させ、ノズルから絶縁、 膜を形成するための材料の微細被滴を吐出させて、 上配補修部分を含む表面上に上配材料膜を形成する。

ここで絶録膜を形成するための材料としてスピ

ン・オン・ガラス、ポリイミドなどが選ばれる。 上記材料膜を形成した後、チップをペーキング することにより、スピン・オン・ガラスの場合は 镕鉄を除去し〇H 銭を消失させて SiO。 膜に、あ るいはポリイミドの場合には脱水銀合反応が遮み、 ポリイミド膜が得られる。これにより補修部 表面 は絶縁膜(保護膜)で覆われることになり、補修 したLSIの信頼性を確保することができる。

即ち本発明によれば、切断部のAIが露出していないので、AIのエレクトロマイグレーション等により短絡する恐れはない。またFIB(Pocused Ion Bean)CVDやレーザCVDで形成した配線が露出していないので、組立時の機械的な力や加熱、水分浸透による腐食等により断線することはない。

(実施例)

以下、本発明の実施例について図に従って説明する。

第1図は本発明の一実施例である絶縁膜形成裝置の全体構成を示している。FIB(Focused

. 7 .

ステージ2上にチップ1を敏ಟした後、チップ 1は光学系の下に移動し、チップ1内の2ヶ所の ターゲットマーク(位置決め用のマーク)あるい は座標が既知の特定位置(例えばチップの角、特 定のパッドあるいは配線の位置)をモニタ面面の 中心と位置合せして、その時の図1には示してい Ion Beam)加工による配線切断や接線穴の形成およびレーザCVDあるいはFIBCVDによる配線接続が終了したLSIチップ,即ち補修の終了したLSIチップ1はX-Y-2-0ステージと上に載置される。ステージとはX-Y方向については例えばモータ3、4により駆動される。(2-0についても特に図示していないが、モータにより駆動される。)位置決め・観察光学系は

タにより駆動される。)位置決め・観察光ブ、をは対象により駆動される。)位置決め・観察光ブ、操像はレンズ (リレーレンズ) 8, TVカメラ 9から傳成されており、チップ 1 の位置決めや観察ができないはモニタ10により行うことができる。また絶縁は材料吐出部は圧電素子で形成を見かられた被だめ14よりなり、絶縁腹材料15が納められている。また、駆動機構16により開閉自たなり、対域に17がノズルに直下に設置されている。まそ、即動機構16により開閉自たといいる。また、配動機構16により開閉自たといいる。は、17がノズルに直下に対している。まそリング11および防護板17の制御を行う制御装置18を備えている。



ないがステージ2に取付けたリニアエンコーダ, モータ3,4 に取りつけたロータリエンコーダあ るいはレーザ干渉計などの手段により知ることが できる。座標から X - Y - θ の調整を行う。 2 に ついては、対物レンズ 5 として高倍のレンズを使 うことにより、100倍対物レンズの場合で±0.5 μ m 程度に調整することは可能である。



では付着位置の調整はチップ 1 を載置している X - Y - Z - 8 ステージ 2 によってのみ行う例で示しているが、相対的にノズル12位置を移動させても同様の結果が得られる。

ここで、ノズル12を形成しているガラス管に は圧電表子で形成されたリング11がリング内面が 接する様に設置されていて、このリング11に直流 電圧パルスが印加されると、隣間的にガラス管が 収縮力を受け、中の絶縁酸材料15の一部が微細な 被摘となって飛び出し、チップ1上でつぶれ、ほ ぼ円形に近い領域を絶縁膜材料15で覆う。 圧電 表子は必ずしもリングである必要はなく、圧電効 果によりガラス管を圧縮できる構造であれば良 い。ノズル12先端の内径が約50μmの場合で圧電 素子に70∨、20~40msecのパルスを印加すると直 径100μ■程度の被滴が吐出される。被の粘度,ノ ズル径、圧電素子への印加電圧により吐出される 被滴の大きさを制御することができ、チップ上に 付着した時の寸法として50 mm径~200 mm 径を将 ることができる。即ちFIB加工で形成した穴入

Tu.

され、SiO。に近い性質の膜が得られる。特に600℃ 以上の温度でベークするとOH成分が消失し、SiO。膜が得られるが、ペーク温度はLSIチップに許容される温度が選ばれる。通常、AI配線へのダメージを最小にするため、400℃ 以下が留ましい。

以上により、補修部はSiO.あるいはSiO.に 近い性質の保護膜で覆われることになり、LSI としての信頼性が確保される。

大にポリイミド樹脂を用いた場合について説明する。材料としてはプレポリマ(あるいはモノマ)状態の樹脂材料をピロリドン、ジメチルアセトアミド等の確然に宿解したもので、200~400℃の温度でベークすることにより、溶媒が除去されぬ。これにより、補修部はポリイミド膜で覆われることになり、LSIとしての信頼性が確保される。

ここでは、相修の方法即ち、不要配線の切断, 接続穴の形成。接続配線の形成の方法については 特に触れないが、例えば特開昭63-164240に記載 口21の座標、あるいはレーザCVDなどで形成した補修配線22の形成データに従ってステージ2を 移動させながら一定のピッチで(穴のみの場合に は、穴の座標のみに1ヶ)、蟾稼膜材料の被滴を 付着させて行く。

この時、防護板16の開閉、およびデータに従ったステージ2の移動、圧電素子11への電圧印加などは全て制御装置18により制御される。

第3回は補修配線22の始点位置に1ヶの絶縁膜材料被流25が付登した状像を示している。このあと、配線データに従いステージ2を移動しつつ絶縁膜材料の被流を一定ピッチで付着させ、最終的には第4回に示す様に、補修部分全体を絶縁膜材料限26で習う。

ここで絶縁膜材料としてスピン・オン・ガラス を用いた場合について説明する。

スピン・オン・ガラスはRnSi(OH)。-。で示されるケイ素化合物と添加剤を例えばエタノールなどの有機常剤に溶解したもので、200℃以上の温度でベークすることにより、有機溶剤が除去



されている方法を採用することができる。

ただし、これに限定されるものではなく、いかなる方法・手段にせよ補修(修正)した半導体チップの補修部分を保護膜で覆い、これにより信頼性を確保することが、本象明の主旨である。

次に別な実施例である給縁膜形成装置および形成方法について説明する。第5回は絶縁膜形成装置の全体構成を示している。

を破け、アーマーをステージ32とそれを駆動するためのX-Y-2ーをステージ32とそれを駆動するためのモータ33、34(他に図示していないかてーをについてもモータで駆動する)と対物レレージ35、 照明装置36、接眼レンズ37、 撮影用リレーレンズ38、 T V カメラ39、モニタ40からなる観察が学系、 橋パターンのマスク41の像をチップ1上に 投影するための光級42、プリズム43で分離した 協パターン像を 線状に 後光するためのシリンドに 協力レンズ44、44′リニアイメージセンサ45、45′および制御回路46からなる自動 悠点系、 圧電 素子リング51、ノズル52、パイプ53、 機棒膜材料54を





納めた被だめ55からなる絶縁膜材料吐出部、および全体の制御を行う制御装置56から構成されている。第1図に示した実施例との大きな相違点は自動焦点機能を有することと、観察位置と絶縁膜付着位置が同一であり観察しながら絶縁膜形成が行える点である。



このあと、餌御装置56により補修データから切 断衛所、あるいは樹族配線の始点位置がモニタ40 の中心(あるいは特定の位置)に位置合せされる。 この位置はノズル52から吐出される絶縁膜材料54 被額が付着と一致する様に予め餌整されている。 対象シンズ35としては比較的長化動源群のものが 選ばれ、またノズル52から終録膜材料54の微細液 滴は斜方より吐出されるが、常に自動焦点が動作 し被稿の付着位置は予め調整された位置(モニタ 40の爾面中央)に一致する。この後、補修配線の 掛合には、配線を形成した時のデータ(始点,折 点,終点の座標)に従いステージ32が移動し、一 定ピッチごとに制御装置56からの直流電圧パルス 印加により絶縁膜材料被簿を吐出し、第4図に示 した様に、切断穴および補修配線上を絶縁膜材料 の膜で覆うことができる。なお、この時作業者は 挖眼レンズ37あるいはTVモニタ40により、蜿蜒 膜材料の被流が付着する様子を観察・確認するこ とができる。全ての補修箇所を絶縁腹材料の膜で 覆った後、チップ(またはウェハ)31は熱処理

が合無点であり、リニアイメルでも良いが、それであり、リニアイメいが、それに関係をした。 それに関係をしているを合うにはなった。 特に後のであるといい。 特に後のであるといい。 かをものであるといい。 はいるのでは、リニントラスに使いてないが、リニントラスには、リニントラスには、カーンがは、はいいでは、ないが、はないが、では、ない、低いでも問題がない。 では、ない、低いでもは、ない、低いでも問題がない。 では、ない、低いでも問題がない。 では、ない、低いでも問題がない。

ここでチップ31内の2ヶ所のターゲットマーク (位置決め用のマーク)あるいは座標が既知の特 定位置(例えばチップの角、特定のパッド、ある いは配線の位置)をモニタ40箇面の中心(あるい はほ子ライン等で特定できる点)に位置合せして、 図示していないリニアエンコーダなどの手段によ りその位置座標を得、ステージ32を調整特に 8 方 向のする。

· 16 ·

(ベーク)が施される。絶縁膜材料としてはSOG(スピン・オン・ガラス)、ポリイミド樹脂などが遺ばれ、それぞれに最適なベーク温度によるベーキングが施される。これにより、LSIチップの袖修部は保護膜(絶縁膜)で覆われることになり、LSIとしての僧報性が確保される。



マークあるいは座標が既知の特定位置でXY 6の 調整を行う。この後、チップ1をノズル底下に移動させ、補修部分、即ち切断部の関ロ、および補 修配線上に絶縁膜材料の微細被滴を一定ピッチで 付着させて絶縁膜材料の膜を形成する。これは第 1図~第4図の説明で述べた過りである。

この後、チップ1は再び光学系を設めて、移動する。 を機能を対していい、 666の像位置には を開いていい、 666の像位置には を開いていい、 666の像位置には を開いていい、 666の像位置には、 を開いていい、 666の像位置には、 を開いていい、 660の像位を を開いていい、 660の像位を を開いていい、 660の像位を を関いていい、 660のののでは、 600ののでは、 600のででは、 600のでででは、 600のでででは、 600のでででは、 600のでででは、 600のででできた。 600のでできた。 600のでできた。 600のでできた。 600のでできた。 600のでできた。 600のででできた。 600のでででは、 600のででは、 600のでは、 600の

· 19 ·

ポリイミド膜74にエッチング技術を適用してコンタクトホールを形成し、2周目の配線層を形成するが、異物などの原因によりポリイミド膜74に欠陥75が生じる場合がある。即ち局部的にポリイミド膜が除去され、一層目の配線が露出してい。このまま、後のプロセスを続けると一層目と二層目の配線に短絡が生じ、この電子回路基板は不良となってしまう。

そこで、第1図あるが第5図あるがは第6図になり、第1回あるが第5回ののでは第5回のには第5回のには第5回のには第5回のには第5回には第5回には第5回には第5回には第5回には第5回には第5回には第3つでは、第3つではは3つでは、100つでは

ができる。ただし、彼長が350nm以下のレーザでは、ポリイミドを分解してしまうため使用できない

以上述べた様に、スピン・オン・ガラスの場合でもポリイミドの場合でも、腹形成後チップ全体のペークを行なわず、レーザ照射により絶縁酸材料膜のみをベークすることができ、その効果は全体をベータした場合と図じである。

また、ここでは詳しく述べないが、第5図に示した絶縁膜形成製匠の光学系に対しても、第6図に示したレーザ光学系を付加することができ、同様の効果が得られることは明らかである。

次に別な実施例について述べる。第7回はセラミック等の基板71上にポリイミド膜72も層間絶縁膜としてA.2、Cu、Wなどの金属灌膜の多層配線が形成される電子回路基板の製造途中を示している。即ち、セラミック基板71上にポリイミド膜72を形成し、A.1 複膜を成膜した後パターニングしてA.1 配線73を形成し、その上に層間絶縁膜としてのポリイミド膜74が形成されている。通常、この後、

. 20 .

8 図に示す様に欠陥75部をポリイミド膜76 (正確にはまだポリマ化していない) で埋めた後、電子回路装板をベークして修正を完了する。その後、必要に応じて次の製造工程に進。

これにより、電子回路基板の製造を向上できる。また、完成した電子回路を完成した電子の関連を向上をできる。また、完成した電子ののできる。たりできる。たりできる。たりできる。たりできる。なり、できる配線では、レーザでは、サービを表し、サービを表し、サービーを表し、できる。を行い、それら補修位置を確保することができる。

(発明の効果)

本発明によれば、半導体数層の補修のため配線 を切断した部分で配線が露出していないので、水 分の模選、エレクトロマイグレーションなどによ る短絡が生じない。また補修配線が露出していな いので、組立時の機械的な力、加熱、水分浸透による腐食等により断線することはない。即ち、補係した半郷体装置の借額性を確保することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す絶縁膜形成装置の構成図、第2図は本発明の対象である補修済みの半導体チップを示す図、第3図むよび第4図は各々本発明の絶縁膜形成方法を説明するための図、第5図および第6図は各々本発明の他の一実施例を示す絶縁膜形成製図の構成図、第7図むよび第8図は各々本発明の電子回路基板への絶縁膜形成方法を説明するための図である。

1,31…LSIチップ、

2,32… X Y Z O ステージ、

12,52…ノズル、

15, 54… 絕緣膜材料、

21…開口、

22…接統配線、

26… 絕線膜材料膜、

62…レーザ発摄器、

71…電子回路基板、

75…欠陥。

代理人弁理士 小 川 勝



.23 .

